SOT
產(chǎn)品介紹
Small Outline Transistor 的縮寫，小外形晶體管貼片封裝，是表面貼裝型封裝之一，一般引腳小于等于6個(gè)的小外形晶體管和集成電路。
產(chǎn)品特點(diǎn)
SOT 封裝產(chǎn)品 能夠降低?MOSFET 芯片的溫度，與先前的技術(shù)相比，它極大的提高了效率；作為DPAK的簡(jiǎn)易替代器件，它的價(jià)格優(yōu)勢(shì)明顯，可以節(jié)省設(shè)計(jì)中的空間，低功耗和改變外形尺寸。
應(yīng)用
SOT是最成熟的行業(yè)標(biāo)準(zhǔn)封裝之一，應(yīng)用于霍爾傳感器、低壓MOSFET管、電源管理芯片，鋰電子保護(hù)芯片等產(chǎn)品。
工藝特點(diǎn)
參考或達(dá)到JEDEC標(biāo)準(zhǔn)
定制化設(shè)計(jì)引線框架設(shè)計(jì)和多規(guī)格焊盤尺寸，以滿足不同客戶需求
綠色制造、無(wú)鉛工藝
可靠性測(cè)試標(biāo)準(zhǔn)
測(cè)試標(biāo)準(zhǔn)是77個(gè)采樣單元中的零缺陷
JEDEC前提條件：J-STD-20/JESD22-A113
溫度/濕度測(cè)試：85°C/85%相對(duì)濕度，JEDEC 22-A101
高壓爐測(cè)試：121°C/100%相對(duì)濕度/15 PSIG，JEDEC 22-A102
溫度循環(huán)試驗(yàn)：-65~150攝氏度，JEDEC22-A104
高溫貯存試驗(yàn)：150°C，JEDEC 22-A103
高加速應(yīng)力試驗(yàn)：130°C/85%相對(duì)濕度/33.5 PSIA，JEDEC 22-A110/A118
| 序號(hào) | 外型 | 腳數(shù) | 塑封體長(zhǎng) (D)mm | 塑封體寬 (E)mm | 塑封體厚 (A2)mm | 產(chǎn)品總寬 (E1)mm | 腳間距 (e)mm | 腳寬 ( b)mm | 腳長(zhǎng) ( L)mm | 站高 (A1)mm | 最大基島 尺寸mil | 最大基島 尺寸um | 框架厚度 mm | 框架 排列 | 默認(rèn) 包裝方式 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 1 | SOT23-3L(14R) | 3L | 2.92±0.1 | 1.60±0.1 | 1.10±0.1 | 2.80±0.2 | 0.95 | 0.33-0.50 | 0.35-0.60 | 0-0.15 | 51×72 | 1300×2530 | 0.152 | 14×48 | 編帶 |
| 2 | SOT23-3L(Flat PIN) | 3L | 2.92±0.1 | 1.60±0.1 | 1.10±0.1 | 3.95±0.05 | 0.95 | 0.33-0.50 | 51×72 | 1300×2530 | 0.152 | 14×48 | 編帶 | ||
| 3 | SOT23-5L(14R) | 5L | 2.92±0.1 | 1.60±0.1 | 1.10±0.1 | 2.80±0.2 | 0.95 | 0.33-0.50 | 0.35-0.60 | 0-0.15 | 53×72 | 1350×1820 | 0.152 | 14×48 | 編帶 |
| 4 | SOT23-5L(Flat PIN) | 5L | 2.92±0.1 | 1.60±0.1 | 1.10±0.1 | 3.95±0.05 | 0.95 | 0.33-0.50 | 53×72 | 1350×1820 | 0.152 | 14×48 | 編帶 | ||
| 5 | SOT23-6L(14R) | 6L | 2.92±0.1 | 1.60±0.1 | 1.10±0.1 | 2.80±0.2 | 0.95 | 0.33-0.50 | 0.35-0.60 | 0-0.15 | 42×72 | 1066×1828 | 0.152 | 14×48 | 編帶 |
| 6 | SOT23-6L(Flat PIN) | 6L | 2.92±0.1 | 1.60±0.1 | 1.10±0.1 | 3.95±0.05 | 0.95 | 0.33-0.50 | 42×72 | 1066×1828 | 0.152 | 14×48 | 編帶 |
